Penguat sinyal menggunakan FET memiliki keuntungan impedansi input yang sangat tinggi sehingga dapat digunakan untuk menguatkan sinyal yang sangat lemah (kecil). Untuk membuat penguat sinyal menggunakan FET dapat dilakukan dengan pemberian tegangan bias pada FET, pada dasarnya pemberian tegangan bias pada FET adalah antara Gate dan Source harus mendapat tegangan bias mundur. Tegangan bias untuk FET dapat diberikan dengan berbagai cara. Diantara yang paling banyak digunakan untuk rangkaian penguat FET adalah self-bias. Pemberian tegangan bias yang tepat akan menjamin FET dapat bekerja pada daerah yang aktif. Penguat Sinyal FET Mode Self Bias Common Source Seperti halnya pada penguat transistor bipolar, penguat FET juga dapat dirangkai dalam beberapa konfigurasi. Konfigurasi penguat JFET dengan source sebagai terminal bersama disebut dengan penguat Common Source (CS). Rangkaian penguat CS dapat dilihat pada gambar berikut. Untuk menganalisa parameter penguat seperti Av, Zi, dan Zo, rangkaian penguat tersebut perlu diubah menjadi rangkaian ekivalen ac. Rangkaian Penguat Sinyal dengan FET Mode Self bias Common Source Pembuatan rangkaian ekivalen ac tersebut didasarkan atas asumsi bahwa pada kondisi ac semua kapasitor termasuk kapasitor kopling (C1 dan C2) dan by-pass (CS) dianggap hubung singkat. Dengan demikian RS seolah-olah tidak ada karena telah dihubung singkat oleh CS. Pada rangkaian ekivalen ac terminal source langsung terhubung ke ground. Sumber tegangan VDD juga dianggap hubung singkat ke ground. Analisis pertama adalah menentukan penguatan tegangan (Av). Dengan menerapkan hukum Kirchhoff pada ikal output dapat diperoleh Av sebagai berikut: Apabila harga rds diabaikan (atau tidak diketahui) yang disebabkan karena rds >> RD, maka : Tanda negatip pada kedua persamaan tersebut menunjukkan bahwa antara sinyal output dan input berbeda fasa 180° atau berlawanan fasa. Impedansi input (Zi) dari rangkaian tersebut adalah: Sebenarnya impedansi rangkaian penguat tersebut (Zi) adalah paralel antara RG dengan impedansi input FET. Akan tetapi karena impedansi input FET sangat tinggi (≈109 Ω harga tipikal untuk JFET dan 1012 hingga 1015 Ω harga tipikal untuk MOSFET), maka praktis yang menentukan impedansi input rangkaian adalah RG. Impedansi output (Zo) dari JFET adalah Zo (FET) = rds. Sedangkan impedansi input dari rangkaian adalah paralel antara rds dengan RD adalah Zo =rds||RD. Sedangkan impedansi input dari rangkaian adalah paralel antara rds dengan RD adalah Zo =RD.
Read more at: http://elektronika-dasar.web.id/teori-elektronika/fet-sebagai-penguat-sinyal-lemah/
Copyright © Elektronika Dasar
Tidak ada komentar:
Posting Komentar